Family list 5 application(s) for: JP9252132

## 1 Short channel field effect transistor

Inventor: NANDAKUMAR MAHALINGAM [US]; Applicant: TEXAS INSTRUMENTS INC [US] CHATTERJEE AMITAVA [US] (-2) re: H01121/338H: H01129/1002RB: (+3) IPC: H01121/338: H01129/10: H01129/16:

EC: H01L21/336H1; H01L29/10D2B2B; (+3) IP-Publication info: EP0768718 (A2) — 1997-04-16 EP0768718 (A3) — 1998-07-08

#### 2 TRANSISTOR

Inventor: MAHARINGAMU NANDAKUMARU; Applicant: TEXAS INSTRUMENTS INC AMITABA CHIYATSUTERUJIEE (+2)

EC: IPC: H01L21/265; H01L21/336; H01L29/78; (+5)
Publication info: JP9252132 (A) — 1997-09-22

### Semiconductor devices with super-steep retrograde and/or

pocket implant and/or counter doping Inventor: NANDAKUMAR MAHALINGAM NIA Applicant: TEXAS INSTRUMENTS INC [US] (CHATTERJEE AMITAVA NIM [Rig] (+2) (EC) (H01/21/36)(H) (H01/29/16; (43) (H01/29/16; H01/29/16; H01

Publication Info: TW388888 (B) — 2000-04-21
Semiconductor devices with pocket implant and counter

doping
Inventor: NANDAKUMAR MAHALINGAM [US]; Applicant: TEXAS INSTRUMENTS INC [US]
CHATTERJEE AMITAVA [US] (+2)
EQ: H012/338H; H012/39H1; 24012/39H2; (+6)

IPC: H012/338; H012/29/16; H0112/29/16; H011

Publication info: US5917219 (A) — 1999-06-29

Semiconductor devices with pocket implant and counter

 
 doping Inventor:
 NANDAKUMAR MAHALINGAM [US];
 Applicant:
 TEXAS INSTRUMENTS INC [US] CHATTERJEE AMITAVA [US] (\*2)
 PC:
 H012/1038H1; H01128/1002828; (\*3)
 IPC:
 H0112/1038H, H01128/10; H01129/76; (\*4)

 Publication intel:
 US6228725 [81] — 2001-05-08
 PC:
 H01121/336; H01128/10; H01129/76; (\*4)

Data supplied from the esp@cenet database — Worldwide

#### TRANSISTOR

Patent number: JP9252132 (A)

Publication date: 1997-09-22

Inventor(s): MAHARINGAMU NANDAKUMARU: AMITABA CHIYATSUTERUJIEE: MAAKU ESU

ROTSUDAA: II CHIN CHIEN

Applicant(s): TEXAS INSTRUMENTS INC Classification:

H011 21/265: H011 21/336: H01L 29/78: H01L 21/02: H01L 29/66: (IPC1-- international: 7): H01L29/78: H01L21/265: H01L21/336

- european:

Application number: JP19960268865 19961009

Priority number(s): US 19950005215P 19951009 PROBLEM TO BE SOLVED: To reduce a short

#### Abstract of JP 9252132 (A)

channel effect by lowering a threshold voltage, and provide a sub-micron transistor with small consumption in power and good performance in speed, SOLUTION: A transistor includes a second conductivity-type source region 16 and a drain region 18 on a face of a semiconductor layer, and a gate 12 adjacent to the face of the semiconductor layer. The gate 12 is put in an insulated state between the source region 16 and the drain region 18. In the semiconductor layer, a first conductivitytype ultra-abrupt retrograde channel 22 is formed at e given distance from the face of the semiconductor layer. A second conductivity-type counter doping layer adjacent to the face of the semiconductor layer is formed between the source region 16 and the drain region 18.; A first and a second pockets 82 of first conductivity-type can be formed additionally in a place elmost adjacent to the source and drain regions 16 and 18 and a counter dooing laver 80.

16 x	_ <u> </u>	4	¥ 12	7		10 8
414-	٢	124	24	I	a++	
,	+		\$22	<b>p</b> +	20	7
					22	)



Data supplied from the espilicenet database - Worldwide

(51) Int.CL*		原別記号	庁内整理委号	PΙ			技術表示循序
HOIL	29/78			HOIL	29/78	301H	
	21/265		9277 - 4M		21/255	604G	
	21/336				29/78	301L	
						301P	

		審查數求	未確求 請求項の数1 OL (全 8 頁)
(21)出職番号	<b>特膜平8-268865</b>	(71) 出版人	590000879 チキサス インスツルメンツ インコーポ
(22)出版日	平成8年(1996)10月9日		アイサス インスフルメンシ インコール レイテツド アメリカ会産国テキサス州グラス、ノース
(31) 優先権主要尋号	005215		セントラルエクスプレスウエイ 13500
(32) 優先日	1995年10月9日	(72)発明者	マハリンガム ナンダクマル
(33)優先維主要国	米国 (US)		アメリカ合衆国テキサス州リチャードソ ン, ウォータービュー パークウェイ 2009、アパートメント ナンパー 1522
		(72)発明者	アミタバ チャッテルジェー
			アメリカ合衆国テキサス州プラノ、サンタ
			ナ レーン 3545
		(74)代理人	弁理士 浅村 皓 (外3名) 最終頁に続く

#### (54) [発明の名称] トランジスタ

#### (57)【要約】

【原題】 V Tを低くすることによりショートチャンネル効果を少なくした良好な速度性能を有する小能力サブ ミクロントランジスタを提供すること。

「保険手段」 このトランジスタは手帳をの場の報告を 成された第2の場合 チイクリース開始 (自由などドレ イン間域 18 と、平解外の側の3に開催し、ソース開始 トレイン開放 18 と、ド解外の側の3に開催し、ソース開始 ありたイズンの場合を表する。 トレイン開放 10 の電子グインの構造とトロラ レードナンネル2 2分形成を入れている。手事外の場合 2 2の構造 2 イブのカウンタード・ピング階 4 1 が成立 アントービングの場合 7 イワカウンタード・ピング階 4 1 が成立 の第1 および第2 ボケット8 2 を形成することもでき なった。





【特許請求の範囲】 【請求項1】 第1の導電タイプの半導体の層の一面に

形成されたトランジスタであって、 前記半導体の層の前記面に形成された第2の構電タイプ

们に十分体の間の削減回に形成された名との分組メイク のソース領域と、 前にソース領域から所定の距離において前記半導体の層

同能シー人が成功ら対応となる場合となっていた。 の前記面に形成された前記第2の導定タイプのドレイン 領域と、 能記半導体の層の前記面に解接し、前記ソース領域と前

記ドレイン領域との間に絶縁された状態で配置されたゲートと、 はば絶縁ソース領域と絶縁ドレイン領域との間にて前記

半導体の層の前記面内およびそれに隣接して形成された 前記第2の導電タイプのカウンタードーピング層と、 前記ゲートのほぼ下方にて前記ソース領域および前記ド レイン領域保持して形成された前記第1の導電タイプ の第1および第2ポケットとを備えたトランジスタ。

【発明の詳細な説明】 【0001】

【発明の属する技術分野】本売明は、一般的には半導体 20 デバイスの技術分野に関し、より詳細には磁急値なレト ログレードチャンネルおよび/またはポケット打ち込み 層および/またはカウンタードーピング層を有する半導 体デバイスに関する。

[0002]

【従来技術】ポータブルなパーソナル電子装置、例えば **排帯電話、ノートブックパソコン、その他の周辺概要は** 消費者にとって次第にポピュラーなものとなってきた。 保油で作動するポータブル機器を製造しようとする現在 の技術的な開発目標は、電力消費量を大幅に低減し、よ 30 って妥当な法官性能を維持しながら電池の寿命を長くす ることにある。CMOSによりスタンパイ幹の電力消費 冊を少たくするという要求は特にこのような用途に合致 している。電影電圧すなわち V m を 1 V またはそれ以下 に低くするということは、能力消費量を低減する上で額 めて有効であるが、これにより速度に関係する性能が低 下してしまう。作動速度を維持しながら電影電圧を下げ るにはトランジスタのスレッショルド電圧、すなわちV ま下げなければならない、このスレッショルド電圧は 不知物達成のより低い基板を使用することにより下げる 40 ことができる。1.か1.かがらこれによりサブミクロンデ バイスでは草ましくないショートチャンネル効果が増加 する。従って、低電源電圧で作動するようなサブミクロ ントランジスタを設計することが重要であることが理解

できよう。

【発明が解決しようとする課題】従って、Vr を低く し、ショートチャンネル効果を少なくし、適度性能を良 好にする小電力サブミクロントランジスタが望まれてい 【0004】 本発明によれば、従来のトランジスタデバ イスに関連した欠点を解消または実質的にゆなくする、 性能が改善された能スレッショルド電圧トランジスタが お埋まれる。

[0005]

【雑種を解決するためが932 未代別の一種株によれ は、手事権の1の動法ドラジの大を形式する。 トランダスタは手事権の動か画形形成されたソース開展 およびドレイが開始を含め、手機が砂砂の下に開せ、10 カワラース関係とドレイン開発との駅に除着された状態 たク限にある手事体の影からからなどをから、(にかつソ ラード・ビンダ展を収入する。)、アス間をおよびその近くにかつソ ラード・ビンダ展を収入する。アス間をおよびまた はドレイン関係とカワンタード・ビング層とにはば解析 して2つの選択・メードおよみ事を発しましてもよい。

[0006] 木物卵の別の燃料によれば、トランジスタ を製造する方法が提供される。第1 頃間タイプの半導体 の脈の面にのトランジスタを形成する。この方法は半 導体の側の面に開発する第2 導電タイプの不純物の扱い 解を選択的に行込む工程と、ゲールの下方でンス 域およびドレイン領域にほぼ開発する第1 導電タイプの

新なあがらかに1つ2001年後により、アリーバン・アリーバン・アリー はおよびドレイ関域にはほぼ使する第1章を200 半導体の層 不純物のポケットを形成する工程とを含む。半導体の層 の面に接近してポケットを形成してもよく、これらポケ ットと半導体の層の質にカウンタードーピング層が位置 する。

【0007】本契例の要に別の整様によれば、トランジ スタ順連体はほぼドレイン開域とソース領域との間に形 成された第2不帳換をイブの変形のカンタートービング 層と、このカウンタードーピング層にほぼ隣接し、およ び/またはその下方に形成された第1不純物タイプのポ マット打ち込み服みをか。

[000名]本規則の例の施定よれば、平明終の10 の の配にトランジスクを記する。在りかンズクは単 場体の側の施と方がより、大型はされたアース間はなどドレイの間 味を含め、単純の画の正に際使し、カワース間間な ドレイン間をしの間に維建されただ思でゲートが展開さ 表し、手機がの画が単純の一部とかりである。 地と1のプレードキャンネルドービングゲンコンズムが促 地と1のプレードキャンネルドービングゲンコンズムが促 の最の画体はよびその近くにかコンタードービング機 私大る。たれどが終い、またはこれを持つかせて、 私大き。たれどが終い、またはこれを持つかせて、

い間の回内およびてい致、にカリンテードーニング機 様大学のこれとは例に、またはこれを組み合わせて、 ソース領域および/またはドレイン領域およびカウンタ ード・ピング層にはば隣接して2つのポケット打ち込み 層を形成してもよい。 【0009】本が用の例の修様によれば、トランジスタ

【0009】 本発射の別の態格によれば、トランシスタ を製造する方法が提供される。第1 帯電タイプの半導体 の層の面にこのトランジスタを形式する。この方法は半 導体の層の面から下方の所定距離に急戦レトログレード チャンネルプロフィルを形成するよう、第1 導電タイプ

50 の不純物を打ち込む工程と、半導体の層の面に隣接して

ŏ.

第2将電タイプの不純物の浅い層を選択的に打ち込む工程とを含む。これとは異なり、またこれと組み合わせて、ゲートの下方にてソース領域およびドレイン領域にはぼ隣接して第1将電タイプの不純物のポケットを打ち 以れ、

【00101 本部所の技術的系統は、ボータブル電子機 動力があります。 都定を指すす。 第2年後日で、スレッシュルド間にの核いサブミッシュ カトランジスを機能はリードディンはが完全接付することが かり、シンスを機能はリードディンはが完全接付する。 とのようとデスターとは、特別な、機能を使すると 19 年月1日日 エレッド・ロンディイスレルー・ズ、当14 よりまり、サータンは大きなアート版をのバッター は、100111 本書牌をより自然に開催するため、以下、 は、100111 本書牌をより自然に開催するため、以下、 は、100111 本書牌をより自然に開催するため、以下、 は、100111 本書牌をより自然に関係するため、以下、 は、100111 本書解をより自然に関係するため、以下、 は、100111 本書をよりまするとは、 は、10011 本書をよりまするとは、 は、100111 本書をよりまするとは、 は、10011 本書をよりまするとは、 は、10011 本書をよりまするとは、

[00:2] 【発明の実施の整模】関1~6には本発明の好ましい実 機関が示されており、種々の図面の回様な部品および対 おする部品は同様な参照番号を付すこととする。

【0013】図1Aにおいて、nMOSトランジスタ構 20 近体10はゲート電張12と、ゲート絶縁無14と、ソ -スn 領域16およびドレインn 領域18を含む。 Dタイプの基板すなわち井戸構造体22内においてデバ イスの預能平衡から所定の影響または浸さに、季にn 招急申レトログレード (SSR) チャンネル2 0が形成 されている。この超急峻レトログレードチャンネル20 を形成するため、nMOS内に、例えば1×10°cm の打ち込みドーズ間で190Kevのインジウム(1 n) を打ち込むことができる。p ツース領域および p ドレイン領域 (いずれも同示されず) を備えた n M () 30 Sデバイスにおいて、ヒ素 (As) を打ち込むことによ りn'の超気値レトログレードチャンネルを影響1.74 よい。例えばnMOSに対してホウ素(B)を使用し、 DMO Sに対してリン(P)を使用する従来のチャンネ ルドーピングプロフィルと比較すると、超急峻レトログ レードチャンネルプロフィルは京好なショートチャンネ ルの無欠件を与えることが知っている。更にこの細急値 レトログレードチャンネルドーピングは表面ドーピング が低いことに起因し、チャンネルドーピングプロフィル 移動度もより高くする。

m<sup>2</sup>の打ち込みドーズ量を使用できる。図18はV-ド・圧泊ったトランジスタ報送体10のドービング機度 と際さとの既保をプロットしたグラフであり。図1Cは Y<sub>1</sub> - Y<sub>1</sub>に扱ったドービング環度をプロットしたグラ プである。更に関1DはX-X<sup>\*</sup>に沿った表面ドービン が濃度をプロットしたグラフである。 [0015] 配数度トレコゲードチャンネルドービン

グ層20およびポケット打ち込み層24の双方を有する トランジスタ構造体10は、技術論文、例えば1993 参第8号409首のシャヒディ気による絵文「サブマイ クロメータのNMO S F E Tの改善されたショートチャ ンネル挙動のためのインジウムチャンネル打ち込み層お よび1994年IEEE IEDM 649頁のスー他 による論文「深いサブマイクロメータバルクおよびSO 1 MOSFETにおける健治ドライブとショートチャ ンネル効果との容裕」に記録された紹介的レトログレー ドのみのチャンネルプロフィルと比較した時、ショート チャンネル効果は小さくなっている。ポケット打ち込み 方法は1994年IEEE IEDM 71面ロッダー 外による論文「改善された件能および何期性のための 0.25マイクロメータゲート長さのCMOSの構造/ プロセス依存作」に記載されている。 トランジスタ場内 体1 日はロッダー気除すに記載されたボケット打ち込み 層を有する従来のデバイスと比較すると、より良好なシ

ョートチャンネルの無欠性も有する。 【0016】 図2Aを参照すると、ここには超急峻レト ログレードチャンネルプロフィルおよび搾い表面カウン タードーピング展を有するトラジスタ線消休30が示さ れている。このトラジスタ維治体3 0はゲート常備3.2 と、ゲート絶縁膜34と、ソースn 領域36と、ドレ インn 節域38を有するnMOSとして示されてい る。 pタイプの基板すなわち井戸勝42内の所が探さに nタイプの超気等レトログレード埋め込みチャンネル4 のが形成されている。ソース領域36とドレイン領域3 8との間の領域内のゲート32の下方にnタイプの(n ) の味い表面カウンタードーピング編 4 4 が形成され ている。このカウンタードーピング層はnMOSでは2 ~4×10" cm"のドーズ量で例えばヒ素 (As) に 40 て、またはpMOS (関示せず) ではBF; にて形成で きる。図2BはY-Y'に沿ったドーピング連席とトラ ジスタ構造体30の深さとの関係をプロットしたグラフ

ストの無額から30%ととの間の使う。ファイルバックの あり、限2 Cはオーズ、におった表面ドーピング機能を プロットしたグラブのある。カウンタードーピングにつ いては誰な、例えば1995年のリエミテクノロジー に関するシンボラウムにおける投資能文イジェストの 報告された低減約77年形ゲートを提えた高性能のサブ ー 0.1 − μ mCMO S J おさび1995年10円のサブ

層を形成するのに一例として5×10"~2×10" c 50 電力エレクトロニクスに関する1EEEシンポジウムで

発表するため提出されたナンダクマール外による論文 「IV小能力用の0.25 µmゲート長のCMOSのデ パノフデザインの研究」に記載されている。

【0017】紹久峻レトログレードチャンネル40と表 面カウンタードーピング階と4.4を組み合わせたトラジ スタ構造休30はスレッショルド電圧を低下し、良好な ショートチャンネル効果を維持している。カウンタード ーピング層44はスレッショルド電圧を約0.05~ 0. 15 Vの所望の範囲までの大きさとするが、下方の 鉛気動しトログレードチャンネルプロフィル40はヒサ 10 モト外の論文に記載されている従来の井戸およびチャン ネルプロフィルよりもスレッショルド電圧のロールオフ を任下するのにより効果的である。トラジスタ構造体3 0はスレッショルド電圧が低くかつ有効な電子移動変 # が高いことにより大きな公称ドライブ電流も維持す る。従って、これら特性の組み合わせにより低電源電圧

CMOS用に設適な性能が得られる。 「nnis]図3Aを参照すると、ここには超急峻レト ログレードチャンネルプロフィルと、ポケット打ち込み 間と、カウンタードーピング層とを有するトラジスタ構 20 治体50が示されている。このトラジスタ構造体50は nMOSとして示されており、ゲート電振52と、ゲー ト紡級限54と、ソース領域56と、ドレイン領域58 とを含む。基板すなわち井戸構造体62において、ソー ス領域56およびドレイン領域58の下方のほぼ表面部 に超急峻レトログレードチャンネル60が打ち込まれて いる。ポケット64はソース領域56およびドレイン領 城5.8に隣接し、表面の近くに浅い渡さに打ち込まれて いる。打ち込まれたポケット64のほぼ間に表面カウン タードーピング層 6 6 も形成されている。図 4 BにはY 30 Y に沿ったトラジスタ50におけるドーピング適度 と深さの関係をプロットしたグラフが示されており、図 3 CにはY: -Y, 'に沿ったドーピング濃度をプロッ トした別のグラフが示されている。図3 Dにはトラジス タ構造体50のX-X'に沿った表面ドーピング濃度を

プロットしたグラフが示されている。 【0019】 図 4 A はカウンタードーピング層に対する ポケット打ち込み層の位置の1つの可能な変形例を示 す。トラジスタ50'はカウンタードーピング勝66' の下方の若干準表面部にあるポケット打ち込み層64° を含む。図4Bにはトラジスタ50°におけるY-Y' に沿ったドーピング遺産と深さの関係をプロットしたグ ラフが示されており、図4CにはX-X'に沿った表面 ドーピング適度が示されており、図4 DにはY,一 Y, 'に沿ったドーピング環度が示されている。

[0020] トラジスタ構造体50および50' は超色 峻レトログレードチャンネルと、ポケット打ち込み層 と、表面カウンタードービング層との利点を組み合わせ たものであり、いずれもスレッショルド電圧が低いこ と、ショートチャンネル効果が少ないことおよびドライ 50 た本発明の範囲および要旨から遊脱することなく、種々

ブ電流が良好であることにより、小電力用に良好に適し

ている. 【0021】図5Aは、トラジスタ場造体70の横断面 図である。このトラジスタ構造体70は、超急峻レトロ グレードチャンネルプロフィルとなっていないが、スレ ッショルド爾圧が低く、ショートチャンネル効果が改善 されている。このトラジスタ構造体70は、ゲート電板 と、ドレインn 領域78を含む。更にこのトラジス タ構造体70は逆タイプ (p') のポケット打ち込み層 82、84と共に表面カウンタードーピング層80も含 れ、上記のように、n'表面カウンタードーピング層 8 0とポケット打ち込み層82および84の設置例には多 数の変形細があり、これら変形例のいずれも太発明の範 **囲内で可能である。図5Bおよび5CにY-Y' 線およ** びY。-Y。' 線に沿ったトラジスタ70におけるドー ピンダ適度の例がそれぞれ示されている。図5DにはX - X' に沿ったトラジスタ構造体70の表而ドーピング 適度の側が示されている。

【0022】図6Aは、カウンタードーピング節および ポケット打ち込み施を有する更に別のトラジスタ構造体 70'の機断面関である。トラジスタ構造体70'はゲ ート電振 7 2 と、ゲート絶縁限 7 4 と、ソース n 雑76と、ドレインn 領域78とを含む。更にこの トラジスタ構造体 7 0° は逆タイプ (p°) のポケット 打ち込み繰82'、84'と共にn 表面カウンタード ーピング勝80°も含む。上記のように、表面カウンタ - ドーピング期8 N' とボケット打ち込み届82' およ び84'の設置例には多数の変形例があり、これら変形 側のいずれも本発明の範囲内で可能である。図5Aのボ ケット打ち込み間82および84は、カウンタードービ ング顧80のほぼ下方に形成されるが、ポケット打ち込 み層82 および84 は表面近くに形成される。図6 Bおよび6 CにはY-Y'練およびY,-Y,'練に沿 ったトラジェタ7 O' におけるドーピング環度の例がそ れぞれ示されている。 図6 DにはX-X' に沿ったトラ ジスタ構造体70°の表面ドーピング濃度の例が示され

fnn231 トランジスタ10、30、50、50'、 ● 70および70 は従来の半導体プロセス技術により製 造でき、この方法は超急峻レトログレードチャンネル と、ゲートと、ドレイン領域と、ソース領域を形成する 工程を含むことができる。カウンタードーピング層はゲ ートを形成する前に形成してもよく、ポケット打ち込み

ている。

越はゲートを形成した後に形成してもよい。 【0024】本学用の要質に従って製造されるトランジ ス々構造体はCMOS特徴におけるnMOSおよびpM OSの双方に適用できる。本発明およびその利点につい て評価に説明したが、添付した特許請求の範囲に記載し の変更、置換および変形が可能であると理解すべきであ る。より詳細に説明すれば、これまで述べた化学的組 改、流度およびその他の詳細な仕様は、単に解説の例に すぎず、半導体処理技術で知られているその他の仕様と 面換できることを指摘することが重要である。

【0025】以上の説明に関して、更に以下の項を開示 する。

(1) 第1の導電タイプの半導体の脳の一面に形成され たトランジスタであって、前記半導体の層の前記頭に形 成された第2の講賞タイプのソース領域と、前にソース 10 領域から所定の距離において前記半導体の層の前記画に 形成された前記第2の導電タイプのドレイン領域と、前 記半導体の層の前記面に隣接し、前記ソース領域と前記 ドレイン領域との間に終録された状態で配置されたゲー トと、絶縁ソース領域と絶縁ドレイン領域とのほぼ間に て前記半導体の層の前記面内およびそれに隣接して形成 された前記第2の運賃タイプのカウンタードーピング展 と、前記ゲートのほぼ下方にて前記ソース領域および前 記ドレイン領域に隣接して形成された前記第1の導道タ イプの第1および第2ポケットとを備えたトランジス 4.

【0026】(2)第1の導電タイプの半導体の層の一 形に形成されたトランジスタであって、前記半端体の層 の前紀面に形成された第2の編章タイプのソース側板 と、前記ソース領域から所定の距離において前記半導体 の層の前記面に形成された前記第2の事電タイプのドレ イン領域と、前記半導体の層の前記面に隣接し、前記ソ 一ス領域と前記ドレイン領域との間に連続された状態で 配置されたゲートと、前記半導体の層の輸配面から所含 野難に、前児半退休の最内に形成された前児第1の機関 30 タイプの紹発線レトログレードチャンネルと、ほぼ納線 ソース領域と絶縁ドレイン領域との頃にて前記半導体の 層の前記面内およびそれに隣接して形成された前記第2 の確定タイプのカウンタードーピング器とを備えた単端

体. 【0027】(3) 第1 導電タイプの半導体の層(2 2、42、62、86) の面内に形成された小電力トラ ンジスタ (10、30、50、50、70、70、70') である。このトランジスタは半導体の層の面に形成され た第2の導電タイプのソースおよびドレイン領域(1 6、18、36、38、56、58、76、78) と、 半導体の層の面に隣接し、ソース領域とドレイン領域と の間に絶縁された状態で配置されたゲート (12、3 2、52、72) を含む。半導体の個内にて、この半導 体の層の面から所定の距離に第1の構造タイプの超急機 レトログレードチャンネル (22、42、62) が形成 されている。半導体の層の面に顕接し、ほぼソース領域 とドレイン領域との間に第2の機能をイプのカウンター ドーピング階(44、66、66'、80、80')が 形成されている。ソース領域およびドレイン領域並びに 50 たドーピング濃度をプロットしたグラフである。

カウンタードーピング層(80、80°) にほぼ隣接し て第1の導電タイプの第1および第2ポケット(82、 84、82'、84')を形成することもできる。

【図画の簡単な説明】 【図1】 Aは超急権レトログレードチャンネルおよびボ ケット打ち込み間を有するトランジスタ構造体の松断所 図である。Bは図1Aに示された、Y-Y'に沿ったト ランジスタ構造体のドーピング渡度と深さとの関係をプ ロットしたグラフである。 C は図 L A に示されたトラン ジスタ構造体における、Y -Y に沿ったドーピン グ連度と深さとの関係をプロットしたグラフである。 D は関1Aに示されたトランジスタ構造体の表面X-X' に沿ったドーピング機度をプロットしたグラフである。 【図2】 Aは超急峻レトログレードチャンネルおよびカ ウンタードービング層を有するトランジスタ構造体の樹 斯面図である。Bは図2Aに示された、Y-Y'に沿っ た極急峻レトログレードチャンネルおよびカウンタード ーピング層を有するトランジスタ構造体のドーピング資 度と深さとの関係をプロットしたグラフである。Cは図 20 2 Aに示されたトランジスタ構造体の表面 Y - Y' に沿

ったドーピング講覧をプロットしたグラフである。 【図3】 Aは超急峻レトログレードチャンネル、ポケッ ト打ち込み層およびカウンタードーピング層を有するト ランジスタ構造体の機断正図である。 Bは関3Aに示さ れた、Y-Y'に沿ったトランジスタ構造体のドーピン が推荐と浸さとの関係をプロットしたグラフである。 C. は図3Aに示されたトランジスタ構造体における、Yi -Y: "に沿ったドーピング捜皮と探さとの関係をプロ ットしたグラフである。 D は図3 A に示されたトランジ スタ構造体の表面X-X'に沿ったドーピング港度をプ ロットしたグラフである。

【図4】 A は超急峻レトログレードチャンネル、ポケッ ト打ち込み締およびカウンタードーピング間を在する別 のトランジスタ標準体の細断面関である。Rは図44に 示された、Y-Y'に沿ったトランジスタ構造体のドー ピング機度と深さとの関係をプロットしたグラフであ る。Cは関4Aに示されたトランジスタ構造体の表面X -X\*に沿ったドーピング確定をプロットしたグラフで ある。Dは図4Aに示されたトランジスタ構造体の、Y 2 - Y2 " に沿ったドーピング機度と深さとの関係をプ

ロットしたグラフである。 【図5】Aはポケット打ち込み層およびカウンタードー ピング層を有するトランジスタ構造体の機断面図であ る。Bは関5Aに示された、Y-Y'に沿ったトランジ スタ構造体のドーピング港市と浸さとの関係をプロット したグラフである。Cは図5Aに示されたトランジスタ 棚遊体における、Y: -Y: に沿ったドーピング濃皮 と深さとの関係をプロットしたグラフである。 Dは図 5 Aに示されたトランジスタ構造体の表面X-X'に沿っ

9
【図6】Aはポケット打ち込み層およびカウンタードー
ピング層を有する別のトランジスタ構造体の横断面図で
ある。Bは図6Aに示された、Y-Y'に沿ったトラン
ジスタ構造体のドーピング濃度と深さとの関係をプロッ
トしたグラフである。 Cは図6 A に示されたトランジス
タ構造体における、Y: -Y: 'に沿ったドーピング機
度と深さとの関係をプロットしたグラフである。Dは図
6 Aに示されたトランジスタ構造体の表面X-X°に沿
ったドーピング表皮をプロットしたグラフである。
【符号の説明】

【行号の説明】 10、30、50、50、70、70、70 小電力トラ\*

<b>・</b> ンジスタ	
12, 32, 52, 72	ゲート
16, 36, 56, 76	ソース領域
18, 38, 58, 78	ドレイン領
域	
20, 22, 42, 62	超急峻レト
ログレードチャンネル	
44, 66, 66', 80, 80'	カウンター

10

ドーピング層 10 82、84、82'、84' ポケット

## [図1]

# 15 1 12 1 19








## [[32]










D



フロントページの続き

(72)発明者 マーク エス。ロッダー アメリカ合衆国テキサス州ダラス。パーデュー ストリート 3317 (72)発明者 イー - チン チェン アメリカ合衆国テキサス州リチャードソ ン、フォックスポロ ドライブ 3100